用語説明

PLL回路

Phase-Locked Loop

入力信号からそのクロック成分を抽出する回路の1つ。VCO(Voltage Controlled Oscillator)の出力信号を基準にして入力信号の位相ずれ(誤差信号)を検出し,それをVCOに帰還させることで誤差信号を零にするループが形成される。入力信号のゆっくりした位相変化に追随したクロックが得られる。周波数を高精度に制御でき,テレビ,ラジオ,衛星通信などで幅広く用いられている。